中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

崗位職責(zé)： 1、負(fù)責(zé)根據(jù)客戶需求完成邏輯方案架構(gòu)設(shè)計(jì)，完成資源評(píng)估、原理圖評(píng)審、協(xié)助器件選型； 2、負(fù)責(zé)開發(fā)和驗(yàn)證 FPGA IP核，包括但不限于FFT、濾波器、數(shù)字上\下變頻等功能的實(shí)現(xiàn)； 3、負(fù)責(zé)與軟件、硬件工程師協(xié)作，進(jìn)行產(chǎn)品聯(lián)調(diào)、聯(lián)試； 4、負(fù)責(zé)FPGA邏輯設(shè)計(jì)、功能仿真、資源優(yōu)化、時(shí)序分析和調(diào)試優(yōu)化,分析并解決開發(fā)過(guò)程中的問(wèn)題: 5、參與項(xiàng)目需求分析，進(jìn)行產(chǎn)品定義、算法實(shí)現(xiàn)、系統(tǒng)功能分解等工作: 6、負(fù)責(zé)相關(guān)文檔編制。 任職要求: 1、電子、通信、自動(dòng)化等相關(guān)專業(yè)，本科及以上學(xué)歷，具有良好的英語(yǔ)聽說(shuō)讀寫能力，五年及以上相關(guān)經(jīng)驗(yàn)者優(yōu)先; 2、熟悉掌握 Verilog HDL,熟悉數(shù)字邏輯設(shè)計(jì)(包括模塊架構(gòu)設(shè)計(jì)、RTL編程、仿真驗(yàn)證等)，具有良好的編碼風(fēng)格，掌握仿真及時(shí)序優(yōu)化方法: 3、熟練使用主流廠商Xilinx、Altera及國(guó)產(chǎn)等大規(guī)模FPGA芯片，可獨(dú)立進(jìn)行調(diào)試； 4、精通ISE、QUARTUS 或Vivado等相關(guān)軟件及調(diào)試工具; 5、熟練掌握高速接口協(xié)議(204B、204C、AURORA)及其他接口(SPI、I2C、UART、AXI4、G/10G Ethernet)原理及調(diào)試方法: 6、熟悉常用高速 ADC、DAC及時(shí)鐘芯片的配置方法; 7、掌握常用數(shù)字信號(hào)處理模塊(DUC、DDC、NCO移頻、數(shù)字濾波器等)的設(shè)計(jì)及開發(fā)調(diào)試:。 8、熟悉常用通信、雷達(dá)信號(hào)處理或相控陣波束控制算法及其實(shí)現(xiàn)者優(yōu)先考慮； 9、掌握 MATLAB等其他仿真軟件優(yōu)先考慮； 10、溝通能力強(qiáng)、敬業(yè)、有上進(jìn)心，有良好的團(tuán)隊(duì)合作精神。