職位描述:
1.承擔(dān)項(xiàng)目的FPGA接口設(shè)計(jì)及實(shí)現(xiàn)工作:
2.根據(jù)項(xiàng)目需求完成邏輯軟件工程文檔的編寫:
3.參與所在產(chǎn)品的接口、整機(jī)調(diào)試以及實(shí)驗(yàn);
4.配合團(tuán)隊(duì)完成整個(gè)項(xiàng)目的研發(fā)。
任職資格:
1.通信、電子類專業(yè)本科及以上學(xué)歷,5年以上相關(guān)工作經(jīng)驗(yàn);
2.熟悉FPGA開(kāi)發(fā)流程,掌握verilog語(yǔ)言,熟練運(yùn)用vivado、modelsim等開(kāi)發(fā)工具,
編碼習(xí)慣良好;
3.熟悉常見(jiàn)基本接口(如UART/I2C/SPI/LVDS等);
具有PCIe、SRIO、Aurora、JESD204B、DDR等常用IP調(diào)試經(jīng)驗(yàn)者優(yōu)先;
4.具有良好的溝通協(xié)調(diào)、邏輯思考能力、團(tuán)隊(duì)協(xié)作能力;
5.熟練閱讀各種英語(yǔ)資料。
薪資福利:入職五險(xiǎn)一金、節(jié)假日福利、生日福利、年度體檢、加班補(bǔ)貼、出差補(bǔ)貼、餐補(bǔ)、交通補(bǔ)貼等。
上下班時(shí)間:工作日9:00--17:30,中午12:00--13:00為午休時(shí)間;周末雙休。