職位描述:
負(fù)責(zé)通信、導(dǎo)航或雷達(dá)領(lǐng)域的基帶信號處理算法設(shè)計與開發(fā);負(fù)責(zé)通信、導(dǎo)航或雷達(dá)類產(chǎn)品基帶部分代碼的實現(xiàn)與性能改進.
崗位要求:
碩士及以上學(xué)歷,導(dǎo)航、通信相關(guān)專業(yè);一年以上FPGA開發(fā)經(jīng)驗,熟練使用verilog/vhdl語言,具有通信導(dǎo)航類基帶信號處理算法開發(fā)經(jīng)驗者優(yōu)先,具有雷達(dá)信號處理算法開發(fā)經(jīng)驗者優(yōu)先;有良好的邏輯分析能力、學(xué)習(xí)能力以及團隊協(xié)作能力,工作責(zé)任心強,細(xì)致有耐心。
職位福利:五險一金、帶薪年假、績效獎金、公司重點項目