中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

嵌入式硬件工程師
崗位職責(zé)：
1. 根據(jù)系統(tǒng)設(shè)計(jì)要求，負(fù)責(zé) FPGA 總體方案設(shè)計(jì)、詳細(xì)設(shè)計(jì)、RTL 編碼、仿真驗(yàn)證、板級(jí)調(diào)試；
2.負(fù)責(zé)植入式神經(jīng)電極及設(shè)備相關(guān)硬件系統(tǒng)的研發(fā)工作，包括元器件選型、硬件電路設(shè)計(jì)、PCB開發(fā)、安規(guī)和EMC設(shè)計(jì)、測(cè)試與整改等；
3.實(shí)現(xiàn) FPGA 與 ARM、單片機(jī)等常用處理器的配合操作；
4. 負(fù)責(zé)電氣子系統(tǒng)相關(guān)的測(cè)試方案設(shè)計(jì)及集成測(cè)試工作;編寫項(xiàng)目文檔及其相關(guān)技術(shù)文檔。
任職要求：
1.通信、電子、計(jì)算機(jī)及相關(guān)專業(yè)本科以上學(xué)歷，3 年以上FPGA 開發(fā)經(jīng)驗(yàn)；
2.熟悉常用外部接口電路，如USART/SPI/IIC/CAN/WIFI及網(wǎng)口、藍(lán)牙等，掌握 FPGA、ARM 設(shè)計(jì)開發(fā)流程，具有Xilinx FPGA 開發(fā)經(jīng)驗(yàn)；
3.具有獨(dú)立的 FPGA編碼、仿真、調(diào)試能力，熟練掌握VHDL 或 Verilog HDL編程語(yǔ)言，熟悉時(shí)序分析與優(yōu)化，熟練使用開發(fā)工具和仿真軟件，具有問(wèn)題分析解決能力;
4.具備豐富的電路設(shè)計(jì)經(jīng)驗(yàn)，熟悉常用數(shù)字模擬電路、接口電路設(shè)計(jì)，具備 EMC電路知識(shí)，熟悉常用的電路設(shè)計(jì)開發(fā)軟件;
5.具有開發(fā)DDR3 控制器、高速串行口、ADC/DAC 接口、千兆以太網(wǎng)口等經(jīng)驗(yàn)者優(yōu)先；
6.掌握 C 語(yǔ)言，有圖像處理方面的經(jīng)驗(yàn)者優(yōu)先;有醫(yī)療設(shè)備開發(fā)經(jīng)驗(yàn)并熟悉相關(guān)法規(guī)者優(yōu)先;
7.有植入式設(shè)備開發(fā)醫(yī)療器械產(chǎn)品開發(fā)經(jīng)驗(yàn)者優(yōu)先。