中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

? 崗位描述
① 負(fù)責(zé)通信系統(tǒng)中 FPGA 邏輯的設(shè)計(jì)與實(shí)現(xiàn)，涵蓋信號處理、協(xié)議解析、數(shù)據(jù)轉(zhuǎn)發(fā)等功能，支撐無線通信、光傳輸?shù)葓鼍暗挠布铀傩枨螅?br>② 參與通信系統(tǒng)硬件方案評審，負(fù)責(zé) FPGA 模塊需求分析與邏輯設(shè)計(jì)，輸出 RTL 代碼（Verilog/VHDL）；
③ 搭建功能仿真與驗(yàn)證平臺，配合綜合、布局布線流程，解決時(shí)序收斂問題；
④ 與硬件工程師、軟件工程師聯(lián)調(diào)，實(shí)現(xiàn) FPGA 與外部芯片（如 CPU、射頻芯片）的接口交互，定位并修復(fù)邏輯缺陷；
⑤ 優(yōu)化 FPGA 資源占用與功耗，提升數(shù)據(jù)處理性能（如信號解調(diào)速度、協(xié)議解析效率），滿足通信系統(tǒng)實(shí)時(shí)性要求。

? 崗位要求
① 碩士及以上學(xué)歷，通信工程、計(jì)算機(jī)、電子信息等相關(guān)專業(yè)；3年以上FPGA設(shè)計(jì)經(jīng)驗(yàn)，至少主導(dǎo)過1個(gè)通信領(lǐng)域FPGA項(xiàng)目；
② 精通Verilog或VHDL語言，深入理解FPGA設(shè)計(jì)流程（仿真、綜合、實(shí)現(xiàn)、驗(yàn)證）；
③ 熟悉通信信號處理算法（如濾波、傅里葉變換）或協(xié)議解析邏輯（如以太網(wǎng)、PCIe），能獨(dú)立完成復(fù)雜邏輯設(shè)計(jì)；
④ 熟練使用主流EDA工具與仿真工具，具備時(shí)序分析與優(yōu)化能力；
⑤ 具備較強(qiáng)的邏輯思維能力、問題排查能力；
⑥ 具備FPGA開發(fā)進(jìn)度管理能力，能拆分邏輯設(shè)計(jì)、仿真、時(shí)序收斂等子任務(wù)，制定迭代計(jì)劃，解決開發(fā)中的資源沖突；
⑦ 擁有良好的跨團(tuán)隊(duì)協(xié)作能力，能向硬件工程師提供FPGA引腳分配與功耗需求，向軟件工程師輸出寄存器交互協(xié)議文檔，聯(lián)合調(diào)試FPGA與外部芯片的接口問題；
⑧ 能輸出規(guī)范化的RTL代碼注釋、時(shí)序約束文檔、版本迭代記錄，確保代碼可維護(hù)性與團(tuán)隊(duì)復(fù)用性。