工作職責(zé)描述
1. 合作完成模塊級(jí)設(shè)計(jì),參與電路設(shè)計(jì),Lint,驗(yàn)證,綜合流程;
2.TOP集成及數(shù)模混合仿真
3. 參與MCU/ASIC的混合信號(hào)芯片的整體設(shè)計(jì);
4. 全芯片的整合,參與完成全芯片驗(yàn)證;
5. 協(xié)助后端工程師溝通協(xié)調(diào)完成版圖設(shè)計(jì);
6. 協(xié)助完成芯片的bring-up,樣品調(diào)試和量產(chǎn)測(cè)試;
崗位要求
1. 一年以上工作經(jīng)驗(yàn),本科及以上學(xué)歷, 英語四級(jí);
2. 熟悉Verilog,有參與ASIC前端設(shè)計(jì)的流程經(jīng)驗(yàn);
3. 熟悉MCU結(jié)構(gòu),有ARM/RISCV集成經(jīng)驗(yàn)優(yōu)先;
4. 熟悉AMBA協(xié)議(AXI, AHB, APB);
5. 熟練使用正則表達(dá)式,了解Python;