中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

更新于 10月10日

邏輯工程師fpga工程師

1-1.5萬
  • 無錫濱湖區(qū)
  • 1-3年
  • 碩士
  • 全職
  • 招1人

職位描述

VHDLVerilog HDLRAPID IOFPGA電子/半導(dǎo)體/集成電路通信/網(wǎng)絡(luò)設(shè)備電子設(shè)備制造
崗位職責(zé)
1. 負責(zé)公司采集卡相關(guān)FPGA設(shè)計開發(fā)工作;
2. 承擔(dān)重要模塊的FPGA實現(xiàn),包括功能仿真和FPGA上板驗證,給出詳細的單元測試報告;
3. 配合軟件工程師進行產(chǎn)品設(shè)計過程中的軟硬件聯(lián)調(diào)和驗證;
4. 根據(jù)相關(guān)模塊算法設(shè)計,負責(zé)撰寫FPGA實現(xiàn)的架構(gòu)設(shè)計文檔,包括模塊劃分與定義、時序分析與計算和資源可實現(xiàn)性評估;
5. 負責(zé)產(chǎn)品研發(fā)與維護,協(xié)助團隊進行整機測試和調(diào)試;
6. 完成項目相關(guān)技術(shù)文檔的撰寫和整理。
任職要求
1.碩士及以上學(xué)歷,通信、電子等相關(guān)專業(yè),1年工作經(jīng)驗;
2. 具有PCIe,Rapid IO,以太網(wǎng)等設(shè)計經(jīng)驗者優(yōu)先;
3. 熟練掌握Verilog和VHDL語言,熟練掌握邏輯分析儀和示波器等儀器;
4. 熟悉Xilinx系列芯片的開發(fā),熟練使用EDA開發(fā)環(huán)境;
5. 有較好溝通能力、技術(shù)分析判斷力、創(chuàng)新能力;
6. 責(zé)任心強,團隊意識強,事業(yè)心較強。
工作時間:9:00-18:00,周末雙休;
福利待遇:六險一金、全額公積金、餐補、年終獎、帶薪年假、節(jié)日福利、零食下午茶。

工作地點

濱湖區(qū)清華大學(xué)無錫應(yīng)用技術(shù)研究院18樓1801創(chuàng)信航電子

職位發(fā)布者

蔡明珠/人事經(jīng)理

三日內(nèi)活躍
立即溝通
公司Logo清華大學(xué)無錫應(yīng)用技術(shù)研究院
2012年3月20日,清華大學(xué)與無錫市人民政府簽署協(xié)議,聯(lián)合共建“清華大學(xué)無錫應(yīng)用技術(shù)研究院”(簡稱:清華無錫研究院)。清華無錫研究院為清華大學(xué)的派出機構(gòu),是從事科技服務(wù)并按照企業(yè)化管理的事業(yè)單位,實行管委會領(lǐng)導(dǎo)下的院長負責(zé)制。清華無錫研究院旨在發(fā)揮清華大學(xué)的科技和人才優(yōu)勢,推動學(xué)校與地方政府、企業(yè)的緊密合作,促進科技成果產(chǎn)業(yè)化,促進無錫市的產(chǎn)業(yè)技術(shù)進步和社會經(jīng)濟發(fā)展。截止目前,清華無錫研究院共建研發(fā)平臺14個,主要圍繞信息電子、先進制造兩個方向;引進及孵化企業(yè)70家,涉及集成電路設(shè)計、智能電力系統(tǒng)、精密機械及光電、新能源、創(chuàng)意文化等專業(yè)領(lǐng)域。竭誠歡迎有志于高新技術(shù)產(chǎn)業(yè)化事業(yè)的您,加盟共同發(fā)展!
公司主頁