工作內(nèi)容:
1、根據(jù)系統(tǒng)設(shè)計方案,主導(dǎo)數(shù)字電路的硬件設(shè)計與開發(fā),主要包含時鐘樹、電源樹、高速通信接口、FPGA/ADC/DAC/DDR、Serdes/GMII/LVDS等高速總線、高速高密信號互連、背板互連等;
2、負責(zé)硬件電路的調(diào)試與部分測試工作,定位解決過程中出現(xiàn)的各類硬件問題,包括信號完整性測試、可靠性測試、診斷測試、功能測試、性能測試、一致性測試等;
3,與軟件、FPGA、結(jié)構(gòu)設(shè)計團隊緊密合作,通過優(yōu)化硬件與周邊專業(yè)的協(xié)同設(shè)計,提升產(chǎn)品性能指標(biāo);
4,指導(dǎo)和配合PCB工程師完成Layout設(shè)計;
5、負責(zé)編寫硬件相關(guān)的設(shè)計、測試等文檔。
6、跟蹤行業(yè)前沿技術(shù),引入新技術(shù)、新器件,提出產(chǎn)品的優(yōu)化建議。
任職要求:
1、電子/通信/計算機/自動化等相關(guān)專業(yè),本科畢業(yè)8年以上,研究生畢業(yè)5年以上;
2,精通高速數(shù)字電路設(shè)計,高速信號互連設(shè)計,能夠獨立設(shè)計應(yīng)用電路,精通Cadence/PADS等基礎(chǔ)設(shè)計工具,有獨立承擔(dān)0到1項目設(shè)計經(jīng)驗的優(yōu)先;
3,具有大規(guī)模FPGA、CPU等處理器板卡的開發(fā)經(jīng)驗,熟悉常見FPGA、CPU的架構(gòu)與接口,熟悉常見的通信接口協(xié)議,如SPI、I2C、Ethernet、高速serdes等;
4,具備豐富的硬件調(diào)試經(jīng)驗,熟練操作示波器、邏輯分析儀、TDR等各類專業(yè)測試設(shè)備,能夠精準(zhǔn)分析和解決硬件故障,;
5,深入理解信號完整性理論,熟悉信號反射、串?dāng)_、延遲等概念及其對電路性能的影響,;
6,具備ATE測試設(shè)備電路設(shè)計經(jīng)驗者優(yōu)先。