中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

400-885-9898
更新于 8月16日
智聯(lián)APPAPP
舉報

FPGA工程師

1.2-1.8萬
  • 青島市北區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招2人

職位描述

Verilog HDLVHDL
（一）崗位職責
1、參與項目/產(chǎn)品方案評審，負責 FPGA 資源評估和軟硬件架構(gòu)設(shè)計。
2、負責 FPGA 代碼設(shè)計、仿真實現(xiàn)和功能調(diào)試。
3、負責硬件接口代碼設(shè)計。
4、負責項目技術(shù)文檔的編寫。
（二）任職條件
1、碩士研究生以上學歷，電子、通信、微電子相關(guān)專業(yè)；
2、熟悉VHDL/Verilog語言，能獨立進行FPGA時序設(shè)計/分析/仿真；
3、熟練使用FPGA開發(fā)工具和平臺，了解FPGA架構(gòu)和特性，有國產(chǎn)化開發(fā)經(jīng)驗的優(yōu)先；
4、具有較強的問題分析和解決能力；
5、具備良好的抗壓能力，能夠適應(yīng)高壓工作環(huán)境。

工作地點

青島市北區(qū)中海大廈

職位發(fā)布者

呂先生/招聘者

當前在線
立即溝通
公司Logo青島眾品聚源商用設(shè)備有限公司
公司主頁