任職要求:
1、熟練掌握verilog/VHDL語(yǔ)言編程、通信、導(dǎo)航或電子相關(guān)專業(yè);
2、熟練掌握verilog/VHDL語(yǔ)言、熟悉ATERA/XLINX 系列FPGA芯片、具備信號(hào)調(diào)制解調(diào)的經(jīng)驗(yàn);
3、本科及以上學(xué)歷,CET-4證書(shū),3年及以上工作經(jīng)歷;
4、熱愛(ài)編程,學(xué)習(xí)能力強(qiáng),能承受一定工作壓力,具備團(tuán)隊(duì)意識(shí)。
工作職責(zé):
1、 負(fù)責(zé)公司FPGA程序的維護(hù)和設(shè)計(jì),verilog語(yǔ)言功底扎實(shí),并具備使用matlab進(jìn)行數(shù)據(jù)仿真的能力;
2、 具備信號(hào)調(diào)制解調(diào)的經(jīng)驗(yàn),并熟練掌握DSSS及CDMA的原理和知識(shí);
3、 具備FPGA月DDR、SRAM、ARM等通訊交互的經(jīng)驗(yàn);
4、 熟練掌握至少一款FPGA芯片的特性參數(shù)以輔助硬件工程師進(jìn)行外圍電路設(shè)計(jì);
5、 深刻理解原理圖設(shè)計(jì)的框架及原理,基于此編寫(xiě)適用的FPGA程序;
6、 善于溝通協(xié)作,表達(dá)能力清晰;
7、 有射頻收發(fā)經(jīng)驗(yàn)的優(yōu)先考慮;
8、熟悉GPS導(dǎo)航原理者或者從事相關(guān)經(jīng)驗(yàn)者優(yōu)先考慮。
職位福利:五險(xiǎn)一金、周末雙休