中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

該職位已失效,看看其他機會吧

fpga工程師

1.5-2.3萬
  • 杭州蕭山區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDLVHDLFPGA
崗位職責(zé):
FPGA設(shè)計與開發(fā):
負責(zé)FPGA系統(tǒng)的架構(gòu)設(shè)計、邏輯設(shè)計與實現(xiàn);
使用HDL(硬件描述語言,如Verilog/VHDL)進行模塊設(shè)計與驗證;
實現(xiàn)數(shù)據(jù)傳輸、控制流程、接口設(shè)計等功能模塊;
系統(tǒng)集成與優(yōu)化:
與硬件工程師合作,進行硬件與FPGA系統(tǒng)的集成;
對設(shè)計進行調(diào)試、性能分析與優(yōu)化,確保系統(tǒng)高效穩(wěn)定運行;
實現(xiàn)FPGA與嵌入式系統(tǒng)、上位機系統(tǒng)等的互聯(lián)互通。
測試與驗證:
撰寫測試用例,進行FPGA功能驗證與性能測試;
協(xié)助進行硬件調(diào)試與故障分析,排查系統(tǒng)問題。
文檔與報告:
編寫相關(guān)的技術(shù)文檔、開發(fā)報告與設(shè)計文檔;
撰寫代碼注釋和開發(fā)文檔,確保開發(fā)過程透明和可追溯。
技術(shù)支持與維護:
提供技術(shù)支持,解決項目實施過程中的技術(shù)難題;
持續(xù)跟蹤技術(shù)發(fā)展,提出新技術(shù)應(yīng)用方案,保持團隊技術(shù)的領(lǐng)先性。
任職要求:
學(xué)歷要求:
計算機、電子工程、自動化、通信、嵌入式等相關(guān)專業(yè)本科及以上學(xué)歷。
工作經(jīng)驗:
具有1年以上FPGA開發(fā)經(jīng)驗,掌握FPGA開發(fā)流程與工具鏈;
熟悉FPGA硬件設(shè)計、測試及調(diào)試,有實際項目經(jīng)驗者優(yōu)先。
技能要求:
精通HDL語言(Verilog/VHDL),熟悉FPGA開發(fā)工具(如Xilinx Vivado、Intel Quartus等);
熟悉常見的FPGA平臺(如Xilinx、Intel/Altera等)及開發(fā)板;
熟練使用常見的調(diào)試工具(如邏輯分析儀、示波器等)進行調(diào)試與故障排查;
有較強的算法與數(shù)字電路知識,能夠?qū)⑺惴ㄓ行У赜成涞接布稀?br>基礎(chǔ)能力:
良好的邏輯思維能力和問題分析能力,能夠獨立解決技術(shù)難題;
良好的團隊合作精神與溝通能力,能夠與跨部門團隊緊密合作;
具有較強的學(xué)習(xí)能力,能夠迅速適應(yīng)新技術(shù)和新工具的應(yīng)用。
優(yōu)先考慮:
有視頻處理、圖像處理、信號處理等領(lǐng)域的開發(fā)經(jīng)驗者優(yōu)先;
熟悉嵌入式軟件開發(fā),掌握C/C++編程語言者優(yōu)先;
有PCIe、Ethernet等高速接口設(shè)計經(jīng)驗者優(yōu)先。力,具備較強的自學(xué)能力。
查看全部

工作地點

蕭山區(qū)浙江大學(xué)杭州國際科創(chuàng)中心水博園區(qū)

職位發(fā)布者

張留旗/人事經(jīng)理

三日內(nèi)活躍
立即溝通
公司Logo浙江大學(xué)杭州國際科創(chuàng)中心
浙江大學(xué)杭州國際科創(chuàng)中心(以下簡稱杭州科創(chuàng)中心)是由浙江大學(xué)注冊舉辦的事業(yè)單位,是新時代杭州市與浙江大學(xué)深化全面戰(zhàn)略合作的重要項目。杭州科創(chuàng)中心面向國家重大戰(zhàn)略和區(qū)域經(jīng)濟社會發(fā)展需求,聚焦前沿科學(xué)研究、顛覆性技術(shù)研發(fā)、成果轉(zhuǎn)化與產(chǎn)業(yè)化三大主體功能,推動基礎(chǔ)研究與應(yīng)用研究、科技創(chuàng)新與產(chǎn)業(yè)發(fā)展的雙向聯(lián)動,打造長三角一體化高質(zhì)量發(fā)展的重要創(chuàng)新極和杰出人才匯聚地,建設(shè)具有世界一流水平、引領(lǐng)未來發(fā)展的全球頂尖科技創(chuàng)新中心。
公司主頁