1. 邏輯設(shè)計(jì):進(jìn)行數(shù)字電路的邏輯設(shè)計(jì)和實(shí)現(xiàn),包括模塊設(shè)計(jì)、狀態(tài)機(jī)設(shè)計(jì)等。
2. 硬件描述語(yǔ)言:使用 VHDL、Verilog 等硬件描述語(yǔ)言進(jìn)行 FPGA/ASIC 的設(shè)計(jì)和仿真。
3. 仿真驗(yàn)證:編寫(xiě)測(cè)試激勵(lì),進(jìn)行功能仿真和時(shí)序分析,驗(yàn)證設(shè)計(jì)的正確性。
4. 板級(jí)調(diào)試:配合硬件團(tuán)隊(duì)進(jìn)行板級(jí)調(diào)試,定位和解決問(wèn)題。
5. 文檔編寫(xiě):編寫(xiě)設(shè)計(jì)文檔、測(cè)試文檔和用戶手冊(cè)。
任職要求:
教育背景:電子工程、通信工程、自動(dòng)化等相關(guān)專業(yè),本科及以上學(xué)歷。
專業(yè)技能:精通 VHDL 或 Verilog 硬件描述語(yǔ)言,熟練使用 ModelSim、Quartus、Vivado 等 EDA 工具;了解數(shù)字電路的設(shè)計(jì)方法和流程,包括綜合、布局布線、時(shí)序分析等。經(jīng)驗(yàn)要求:有 FPGA 或 ASIC 設(shè)計(jì)項(xiàng)目經(jīng)驗(yàn),熟悉常用的 FPGA 器件(如 Xilinx、Altera)。
模擬知識(shí):了解一定的模擬電路知識(shí),便于接口設(shè)計(jì)和系統(tǒng)集成。
學(xué)習(xí)能力:具備較強(qiáng)的學(xué)習(xí)能力,能夠快速掌握新技術(shù)和新工具。