崗位職責:
1、按照客戶要求參與或獨立制定SoC 上DFT的設計架構;
2、負責制定DFT各部分的測試方案(test plan);
3、負責SoC上DFT實現(xiàn)及驗證,包括DFT access(JTAG), memory order及其MBIST的產生和集成,SCAN插入和ATPG/LBIST測試向量生成,Boundary Scan 測試,Hard macro的自測試等;
4、合理優(yōu)化Test time,Coverage,Area和Power;
5、負責生成JTAG access/MBIST/ATPG等在測試機上使用的測試向量;
6、Support測試工程師進行ATE上測試向量的調試與測試;
崗位要求:
1、電子/微電子/通信等相關專業(yè),本科及以上學歷;
2、具有基本的SoC和DFT設計知識;
3、了解IEEE1149/1500/1687 等相關協(xié)議;
4、熟悉并會使用至少以下一種語言:Verilog/VHDL/SystemVerilog;
5、能夠使用Mentor/Synopsy/Cadence三大公司的EDA工具;
6、熟悉綜合/STA/constraint/layout;
7、具有良好的英語水平,能夠熟練的閱讀理解英語技術文檔;
8、有DFT設計驗證工作經驗者優(yōu)先;
9、能夠熟練使用Perl/TCL/Python編寫腳本者優(yōu)先;
10、獨立學習和領導能力強者優(yōu)先。
職位福利:五險一金、帶薪年假、彈性工作、定期體檢、補充醫(yī)療保險、節(jié)日福利、周末雙休