崗位職責:
1、負責SOC芯片數(shù)字中端實現(xiàn)EDA Flow的開發(fā)和腳本維護。
2、負責時鐘方案設計、Floorplan設計、低功耗設計(UPF)、工藝和memory評估、Synthesis/STA/Formality等任務。
3、負責前后端銜接溝通,達成最終PPA指標。
任職要求:
1、具備RTL到netlist實現(xiàn)交付相關技能,包括網(wǎng)表綜合、低功耗檢查、靜態(tài)時序分析、網(wǎng)表形式驗證等,熟悉Synopsys或Cadence EDA工具;
2、熟悉RTL 設計,能和前端工程師充分交流,支持RTL設計優(yōu)化;有時鐘復位方案設計和低功耗設計經(jīng)驗者更佳;
3、熟悉后端PR的流程和需求,有STA signoff經(jīng)驗者更佳。
職位福利:五險一金