崗位要求:
熟悉FPGA開發(fā)流程:
掌握 Xilinx(Vivado)等 FPGA 開發(fā)工具鏈;
了解接觸Verilog/VHDL 進(jìn)行復(fù)雜系統(tǒng)級設(shè)計(jì);
熟悉仿真驗(yàn)證工具;
會使用 Matlab 進(jìn)行數(shù)據(jù)分析;
接口協(xié)議:
熟悉高速接口:DDR3,10G/25G,以太網(wǎng),Aurora,JESD204B,LVDS,SATA,SRIO,。
熟悉常用總線協(xié)議 AXI4,APB,SPI,I2C,CAN,UART
驗(yàn)證調(diào)試:
會使用邏輯分析儀、示波器、信號發(fā)生器、頻譜/網(wǎng)絡(luò)分析儀等相關(guān)儀器進(jìn)行硬件調(diào)試與信號分析
熟悉數(shù)字上下變頻(DUC/DDC)、抽取/插值濾波(FIR)、FFT/IFFT、AGC、開環(huán)功控等算法優(yōu)先。
任職要求: 
1、本科以上學(xué)歷,電子、通訊類、自動控制等相關(guān)專業(yè); 
2、有FPGA開發(fā)經(jīng)驗(yàn),自動化控制背景,對數(shù)字信號處理算法掌握熟練者優(yōu)先; 
3、精通C/C++語言,具有豐富的軟件工程開發(fā)經(jīng)驗(yàn),對硬件調(diào)試有經(jīng)驗(yàn); 
4、熟練掌握常規(guī)通信及算法,如RS485通信、USB、CAN、UART,IIC,SPI通訊協(xié)議; 
5、具備良好的英文閱讀能力和文檔寫作能力; 
6、溝通能力強(qiáng),有管理經(jīng)驗(yàn)優(yōu)先。 
 福利待遇: 
 1、周末雙休; 
 2、入職即簽訂勞動合同、交納五險一金; 
 3、13薪或年終獎福利;  
              4、享有合法的婚假、(陪)產(chǎn)假、哺乳假、喪假、病假;     
         5、豐富的下午茶;有趣的團(tuán)建活動;各種節(jié)日禮品.