職位描述
1、熟練掌握Verilog/System Verilog編程語(yǔ)言;
2、熟練掌握至少一種腳本語(yǔ)言;
3、熟練使用至少一種仿真工具如NCsim、VCS等;
4、熟悉Linux系統(tǒng),熟練運(yùn)用Linux系統(tǒng)辦公;
5、熟悉數(shù)字集成電路研發(fā)流程;
6、熟悉至少一種總線協(xié)議;
7、可獨(dú)立搭建IP級(jí)UVM驗(yàn)證平臺(tái)。
要求
1、至少能連續(xù)實(shí)習(xí)半年及以上;
2、具有系統(tǒng)級(jí)/子系統(tǒng)級(jí)集成VIP平臺(tái)的經(jīng)驗(yàn)優(yōu)先;
具有系統(tǒng)級(jí)/子系統(tǒng)級(jí)sequence開發(fā)的經(jīng)驗(yàn)優(yōu)先;
3、具有門仿及帶延遲門仿驗(yàn)證經(jīng)驗(yàn)優(yōu)先;
4、具有PCIe/ETH/處理器/H.264/H.265/MIPI/JPEG/EDP/VGA/SDIO/DMA/IIC/SPI等IP驗(yàn)證經(jīng)驗(yàn)的優(yōu)先。