【崗位職責(zé)】
1. 工藝整合與優(yōu)化:
- 負(fù)責(zé)半導(dǎo)體封裝工藝(如Die Attach、Wire Bonding、Molding、RDL、Flip Chip等)的整合與優(yōu)化,確保各工序匹配性及良率提升。
- 分析封裝過程中的關(guān)鍵問題(如分層、翹曲、電性失效等),制定改進(jìn)方案并推動(dòng)實(shí)施。
2. 良率分析與提升:
- 主導(dǎo)封裝良率(Yield)分析,利用數(shù)據(jù)統(tǒng)計(jì)工具(如JMP、Minitab)識(shí)別關(guān)鍵失效模式,推動(dòng)工藝改進(jìn)。
- 制定DOE(實(shí)驗(yàn)設(shè)計(jì))方案,優(yōu)化工藝參數(shù)窗口,提升產(chǎn)品可靠性。
3. 失效分析與問題解決:
- 主導(dǎo)封裝相關(guān)的失效分析(FA),協(xié)同F(xiàn)AE團(tuán)隊(duì)使用SEM/EDS、X-ray、SAT(超聲波掃描)等手段定位問題根源。
- 制定糾正與預(yù)防措施(CAPA),降低封裝工藝風(fēng)險(xiǎn)。
4. 技術(shù)文檔與標(biāo)準(zhǔn)化:
- 編寫封裝工藝規(guī)范(SOP)、技術(shù)報(bào)告(POR)及FMEA(失效模式分析)。
- 推動(dòng)封裝工藝標(biāo)準(zhǔn)化,確保量產(chǎn)穩(wěn)定性。
【任職要求】
1.教育背景:
- 大專及以上學(xué)歷,微電子、材料科學(xué)、機(jī)械工程、化學(xué)工程等相關(guān)專業(yè)。
2.經(jīng)驗(yàn)要求:
- 3年以上半導(dǎo)體封裝工藝整合(PIE)或工藝工程(PE)經(jīng)驗(yàn),熟悉主流封裝技術(shù)(如QFN、BGA、WLCSP、SiP等)。
- 有封裝良率提升、失效分析或新產(chǎn)品導(dǎo)入(NPI)經(jīng)驗(yàn)者優(yōu)先。
3.技能要求:
- 工藝知識(shí):
- 精通至少一種封裝核心工藝(如Die Attach、Wire Bonding、Molding、Plating等)。
- 了解封裝材料特性(如EMC、Underfill、DA膠)及對(duì)可靠性的影響。
- 項(xiàng)目管理:
- 具備DOE(實(shí)驗(yàn)設(shè)計(jì))和SPC(統(tǒng)計(jì)過程控制)能力,能主導(dǎo)工藝優(yōu)化項(xiàng)目。