中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

一、崗位職責
1. 技術(shù)評估與規(guī)范建設
o 主導FPGA新技術(shù)、新方案的可行性評估及開發(fā)計劃制定；
o 建立并維護FPGA設計規(guī)范與技術(shù)標準；
o 參與項目FPGA設計的技術(shù)評審。
2. 選型與硬件協(xié)同
o 根據(jù)產(chǎn)品需求完成FPGA器件選型與評估；
o 審核硬件設計中FPGA相關(guān)電路設計（如時鐘、電源、接口）。
3. 全流程開發(fā)與文檔輸出
o 輸出FPGA詳細設計文檔（設計說明/測試說明/接口文檔）；
o 編寫高質(zhì)量Verilog/VHDL代碼（結(jié)構(gòu)清晰、時序收斂、注釋完整）；
o 維護FPGA通用代碼庫并編寫封裝說明文檔。
4. 調(diào)試與測試支持
o 聯(lián)合硬件工程師完成PCB信號完整性測試；
o 配合測試團隊完成功能/性能/可靠性測試，快速定位并修復BUG；
o 實時同步調(diào)試進展與風險。
5. 跨部門協(xié)作
o 協(xié)同嵌入式軟件工程師完成驅(qū)動開發(fā)與系統(tǒng)聯(lián)調(diào)；
o 支持硬件團隊解決高速接口（如DDR/PCIe）問題。
二、任職資格
1、電子/通信/計算機類本科及以上學歷
2、3年以上FPGA開發(fā)經(jīng)驗，至少主導過2個完整項目
3、技術(shù)能力
（1） 精通Verilog/VHDL編程與復雜邏輯設計；
（2）精通Xilinx Vivado/PetaLinux開發(fā)環(huán)境；
（3）掌握時序約束與收斂方法（如跨時鐘域處理）；
4、熟悉嵌入式系統(tǒng)開發(fā)流程，具備系統(tǒng)級調(diào)試經(jīng)驗
5、具備Matlab基礎算法仿真能力
優(yōu)先考慮（滿足任意項可加分）
? 行業(yè)經(jīng)驗：
1. 視頻處理/算法實現(xiàn)經(jīng)驗（如H.265編解碼）；
2.音視頻接口開發(fā)經(jīng)驗（SDI/HDMI/CVBS/AES-EBU等）；
3.通信設備、工業(yè)控制、醫(yī)療影像等行業(yè)背景。
? 項目成果：
1.主導過200萬門級及以上FPGA設計項目；
2. 有高速接口（≥1Gbps）或低功耗優(yōu)化成功案例。
工作地可在北京/深圳/上海皆可