中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

崗位職責(zé)
1.負(fù)責(zé)基于 FPGA 的定位算法（含 TDOA 及相關(guān)定位算法）RTL 代碼編寫、邏輯設(shè)計(jì)與硬件實(shí)現(xiàn)，確保算法在 FPGA 上高效運(yùn)行；
2.主導(dǎo)定位算法的 FPGA 上板驗(yàn)證工作，包括制定驗(yàn)證方案、搭建測試環(huán)境、執(zhí)行測試用例，分析并解決驗(yàn)證過程中出現(xiàn)的邏輯及硬件問題；
3.參與定位算法的需求分析與技術(shù)方案設(shè)計(jì)，結(jié)合 FPGA 硬件特性對算法進(jìn)行硬件適配性優(yōu)化，提升定位精度、實(shí)時性及資源利用率；
4.負(fù)責(zé) FPGA 開發(fā)過程中的功能仿真（含模塊級、系統(tǒng)級仿真）、時序約束與分析，保障設(shè)計(jì)的時序收斂與穩(wěn)定性；
5.配合硬件團(tuán)隊(duì)完成 FPGA 相關(guān)硬件電路的調(diào)試與驗(yàn)證，參與系統(tǒng)聯(lián)調(diào)，確保定位算法在整體系統(tǒng)中正常工作；
6.編寫并維護(hù) FPGA 設(shè)計(jì)文檔、測試報告、算法實(shí)現(xiàn)說明等技術(shù)文檔，保障開發(fā)過程的可追溯性。
任職要求
1.電子信息工程、通信工程、自動化等相關(guān)專業(yè)碩士及以上學(xué)歷，具備扎實(shí)的通信理論、信號處理知識及數(shù)字電路知識體系；
2.精通 Verilog 或 VHDL 硬件描述語言，具備2年以上 FPGA 開發(fā)經(jīng)驗(yàn)，熟悉 Xilinx（如 Zynq 系列）、Altera（如 Cyclone/Arria 系列）等主流 FPGA 芯片架構(gòu)及特性；
3.熟練掌握主流 FPGA 開發(fā)平臺（Vivado、Quartus Prime），能獨(dú)立完成從 RTL 設(shè)計(jì)到上板調(diào)試的全流程開發(fā)；
4.熟悉各種常用 IP 核（如 FIFO、DDS、PLL、高速 transceiver 等）的調(diào)用；
5.深入理解 AMBA 總線協(xié)議（AXI、AHB、APB），有基于總線協(xié)議的 FPGA 與外設(shè)接口開發(fā)經(jīng)驗(yàn)；
6.具備完整的 FPGA 項(xiàng)目經(jīng)驗(yàn)，熟悉 RTL 代碼編寫規(guī)范、功能測試方法、時序約束技巧及上板調(diào)試流程；
7.具備良好的邏輯分析能力、問題排查能力，以及清晰的技術(shù)文檔撰寫能力，擁有較強(qiáng)的團(tuán)隊(duì)協(xié)作與溝通意識。
加分項(xiàng)
1.熟悉 TDOA（到達(dá)時間差）、TOA（到達(dá)時間）、AOA（到達(dá)角度）等定位算法的原理及實(shí)現(xiàn)細(xì)節(jié)，有相關(guān)算法 FPGA 移植經(jīng)驗(yàn)；
2.精通 Matlab 編程，具備基于 Matlab 的算法建模、仿真及可行性驗(yàn)證經(jīng)驗(yàn)，能完成算法從軟件仿真到硬件實(shí)現(xiàn)的過渡；
3.熟悉 ARM 架構(gòu)及嵌入式開發(fā)，精通 C 語言，有 FPGA+ARM 異構(gòu)系統(tǒng)開發(fā)經(jīng)驗(yàn)（如 Zynq 系列芯片開發(fā)）；
4.具備高速數(shù)據(jù)采集與處理經(jīng)驗(yàn)，熟悉 LVDS、SerDes、Ethernet 等高速接口開發(fā)；
5.參與過雷達(dá)、無線通信、室內(nèi)定位等相關(guān)領(lǐng)域 FPGA 項(xiàng)目，有實(shí)際產(chǎn)品落地經(jīng)驗(yàn)。