職責(zé)描述: 1)負(fù)責(zé)FPGA設(shè)計總體方案、模塊劃分,關(guān)鍵模塊的邏輯設(shè)計、仿真、調(diào)試; 2)FPGA系統(tǒng)的算法實現(xiàn)、硬件加速、資源優(yōu)化和時序優(yōu)化; 3)同算法、硬件、軟件設(shè)計人員一起完成項目規(guī)劃以及聯(lián)調(diào); 4)負(fù)責(zé)項目和產(chǎn)品相關(guān)文檔的編寫工作。 任職要求: 1) 電子信息、集成電路、通信等相關(guān)專業(yè)本科及以上學(xué)歷; 2) 熟練使用Verilog/VHDL編程語言,熟悉Quartus、ISE、Vivado、Modelsim等FPGA開發(fā)、仿真工具; 3) 熟練掌握FPGA的時序約束和優(yōu)化方法;熟悉邏輯分析儀和示波器的使用; 4) 熟悉DDR控制器、LVDS、Cameralink、HDMI等視頻接口者優(yōu)先; 5) 有圖像和視頻處理相關(guān)工作經(jīng)驗者優(yōu)先; 6) 有良好的溝通、學(xué)習(xí)能力與團(tuán)隊合作精神。
職位福利:五險一金、餐補(bǔ)、帶薪年假、定期體檢、員工旅游、免費班車、年底雙薪