中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

職位描述：
1. 負(fù)責(zé)基于FPGA的高速接口協(xié)議轉(zhuǎn)換設(shè)計與實現(xiàn)（如 MIPI、PCIe、SPI、I2C、UART 等）；
2. 獨立完成接口 IP 模塊開發(fā)、移植與優(yōu)化，確保數(shù)據(jù)傳輸?shù)母咝c穩(wěn)定；
3. 編寫 RTL 代碼（Verilog/VHDL/SystemVerilog），并進(jìn)行綜合、布局布線和時序收斂；
4. 進(jìn)行 FPGA 仿真與驗證，包括功能仿真、系統(tǒng)級聯(lián)調(diào)和板級調(diào)試；
5. 編寫設(shè)計文檔、測試文檔，并參與相關(guān)技術(shù)方案評審；
6. 與硬件、軟件團(tuán)隊協(xié)作，完成接口方案落地與性能優(yōu)化。
職位要求：
1. 本科及以上學(xué)歷，電子、通信、自動化、計算機(jī)相關(guān)專業(yè)；
2. 熟悉 FPGA 開發(fā)流程，熟練掌握 Verilog/VHDL/SystemVerilog；
3. 熟悉常見高速接口協(xié)議，如 PCIe、MIPI、SPI、I2C、UART、AXI 等，有接口協(xié)議實現(xiàn)或轉(zhuǎn)換經(jīng)驗優(yōu)先；
4. 具備 FPGA 仿真與調(diào)試能力，掌握常用仿真工具（Modelsim/Questasim/VCS等）及邏輯分析儀、示波器調(diào)試技能；
5. 熟悉 FPGA 綜合與時序優(yōu)化，能獨立解決時序收斂問題；
6. 有 Xilinx、Intel（Altera）、Lattice 等主流 FPGA 平臺開發(fā)經(jīng)驗；
7. 良好的文檔編寫能力、溝通能力和團(tuán)隊協(xié)作精神。
加分項
? 有 MIPI 轉(zhuǎn) PCIe、SPI 轉(zhuǎn) PCIe、CSI/DSI 接口轉(zhuǎn)換、熟悉DDR操作等實際項目經(jīng)驗；
? 了解 高速信號完整性分析、板級硬件調(diào)試經(jīng)驗；
? 熟悉 Linux 驅(qū)動或上層軟件對接流程。
該崗位為外包（國企合同），介意勿擾！