崗位職責(zé):
1.封裝方案設(shè)計(jì)與評(píng)估 :根據(jù)算力芯片的特點(diǎn)和性能要求,負(fù)責(zé)封裝方案的選型、評(píng)估與開發(fā),獨(dú)立完成封裝基板設(shè)計(jì),確保封裝方案在性能、成本、可靠性等方面的可行性。
2.協(xié)同合作與對(duì)接 :與芯片設(shè)計(jì)團(tuán)隊(duì)緊密協(xié)作,完成定制和基板設(shè)計(jì)工作;與供應(yīng)商進(jìn)行可制造性 研究,提升產(chǎn)品可靠性,優(yōu)化封裝工藝和類型,提高量產(chǎn)品封裝良率,降低封裝成本;
3.仿真分析與審核 :負(fù)責(zé)信號(hào)完整性、電源完整性、熱和應(yīng)力等仿真的審核工作,提前識(shí)別和解決潛在問題,確保封裝設(shè)計(jì)的穩(wěn)定性和可靠性。
4.封裝工藝開發(fā)與優(yōu)化 :參與算力芯片封裝工藝的開發(fā)與優(yōu)化,研究新的封裝技術(shù)、材料和工藝方法,以提高封裝效率、降低成本、提升產(chǎn)品性能和質(zhì)量,解決封裝過程中的技術(shù)難題。
5.產(chǎn)品測(cè)試與質(zhì)量管控 :制定封裝測(cè)試計(jì)劃,確保芯片封裝的可靠性;對(duì)成品或不良品進(jìn)行分析,找出問題點(diǎn)并提出改善方案;建立質(zhì)量控制體系,通過 FMEA 和 SPC 等質(zhì)量工具,提高生產(chǎn)成品率;負(fù)責(zé)封裝產(chǎn)品的失效分析,提高產(chǎn)品核心良率。
6.文檔編寫與管理 :編寫芯片封裝設(shè)計(jì)報(bào)告、工藝文件、測(cè)試規(guī)范等技術(shù)文檔,確保技術(shù)資料的完整性和準(zhǔn)確性,便于團(tuán)隊(duì)內(nèi)部的知識(shí)共享和傳承,以及為生產(chǎn)、測(cè)試、售后等環(huán)節(jié)提供必要的技術(shù)支持和參考。
任職要求:
1.本科及以上學(xué)歷,微電子、電子工程、集成電路、材料科學(xué)等相關(guān)專業(yè)。
2.熟悉封裝結(jié)構(gòu)、可靠性、散熱性能以及各類高速高頻接口協(xié)議;熟練掌握常用封裝設(shè)計(jì)軟件,如 Cadence、Mentor、AutoCAD、SolidWorks 等,以及 thermal、stress、SI/PI 等仿真工具;了解芯片封裝工藝流程,包括但不限于 wire bonding、flip chip、BGA、SIP 等;熟悉封裝材料的特性和應(yīng)用,以及可靠性測(cè)試的標(biāo)準(zhǔn)和方法。
3. 3 年以上的芯片封裝設(shè)計(jì)經(jīng)驗(yàn),有2.5D或3D 封裝經(jīng)驗(yàn)者優(yōu)先,具備復(fù)雜 SoC 芯片的 PISI 工作經(jīng)驗(yàn)者更佳;有算力芯片封裝項(xiàng)目經(jīng)驗(yàn)者優(yōu)先,特別是對(duì)于高性能計(jì)算芯片、GPU、FPGA 等的封裝經(jīng)驗(yàn)。
4.能夠獨(dú)立分析和解決封裝設(shè)計(jì)與生產(chǎn)過程中的復(fù)雜技術(shù)問題,具有較強(qiáng)的故障診斷和排除能力。
5.具有良好的溝通能力和團(tuán)隊(duì)協(xié)作精神,能夠與不同部門的人員進(jìn)行有效的溝通和協(xié)作,包括芯片設(shè)計(jì)團(tuán)隊(duì)、封裝廠、測(cè)試團(tuán)隊(duì)、供應(yīng)鏈等,推動(dòng)項(xiàng)目的順利進(jìn)行。
6.有強(qiáng)烈的上進(jìn)心和求知欲,學(xué)習(xí)能力強(qiáng),能夠快速跟進(jìn)集成電路封裝行業(yè)的新技術(shù)、新工藝,具有創(chuàng)新意識(shí),能夠?yàn)楣镜姆庋b技術(shù)發(fā)展提出新的思路和方法。
7.具有較強(qiáng)的質(zhì)量意識(shí)和責(zé)任感,注重細(xì)節(jié)。