中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

更新于 9月24日

fpga硬件開發(fā)工程師

1.2-2.4萬·14薪
  • 長春二道區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDLVHDLSystem Verilog通信/網(wǎng)絡設(shè)備電子/半導體/集成電路
工作職責:
1. 參與光電系統(tǒng)邏輯電路需求分析;
2. 負責邏輯電路硬件選型、設(shè)計、仿真、調(diào)試與相關(guān)設(shè)計工作;
3. 負責FPGA程序仿真、設(shè)計、調(diào)試工作;
4. 參與系統(tǒng)整體架構(gòu)設(shè)計,優(yōu)化邏輯電路;
5. 參與完成項目各階段邏輯電路(FPGA)相關(guān)評審工作,完成編制設(shè)計、開發(fā)相關(guān)技術(shù)文檔。
任職資格:
1. 電子信息、通信工程、自動控制等相關(guān)專業(yè),具備扎實的模擬電路、數(shù)字電路理論基礎(chǔ)和實踐經(jīng)驗;
2. 掌握Verilog/VHDL等硬件描述語言進行數(shù)字邏輯電路設(shè)計;
3. 熟練使用Vivado/ Quartus/ Synplify/ Modelsim等各類仿真、綜合、布線工具;
4. 具備一定的數(shù)據(jù)分析、調(diào)試能力,能結(jié)合工程現(xiàn)場進行問題定位與排查;
5. 擁有較強責任心,團隊組織協(xié)作能力,具備良好的學習和創(chuàng)新能力、文檔編寫能力。
6. 具有相關(guān)產(chǎn)品開發(fā)工作經(jīng)驗者優(yōu)先;
7. 具有視頻圖像處理、通信編解碼算法開發(fā)經(jīng)驗者優(yōu)先;
8. 碩士及以上學歷優(yōu)先。
福利:入職繳納五險一金、周末雙休、法定假期、節(jié)日福利、生日賀金、豐富的團建活動、年度免費體檢、高溫假、項目獎金、年終獎

工作地點

二道區(qū)長春光電信息產(chǎn)業(yè)基地

職位發(fā)布者

李珊珊/HR

立即溝通
公司Logo吉林珩輝光電科技有限公司
吉林珩輝光電科技有限公司由中國工程院院士團隊創(chuàng)辦,是一家專注于空間激光通信和光電一體化設(shè)備的研發(fā)、制造、銷售與技術(shù)服務的高新技術(shù)企業(yè)。2018年7月,在長春經(jīng)濟技術(shù)開發(fā)區(qū)管委會的大力支持下,落戶于經(jīng)開區(qū)科創(chuàng)廣場院士科創(chuàng)園。公司產(chǎn)品覆蓋激光通信、光電成像、伺服跟蹤及光電非標系統(tǒng)定制化開發(fā)等領(lǐng)域。公司秉承“嚴謹、創(chuàng)新、執(zhí)著、務實”的企業(yè)精神,將致力于解決高速信息傳輸領(lǐng)域的技術(shù)難題為己任,以“建立激光通信產(chǎn)業(yè)基地、不斷推出創(chuàng)新性產(chǎn)品”為目標,在國家“軍民融合”發(fā)展戰(zhàn)略指引下,立志成為光電信息化行業(yè)的標桿,為我國的國防現(xiàn)代化作出積極的貢獻。
公司主頁