中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

工作職責(zé)：
1、負責(zé)圖像處理類芯片(如3D相機核心處理芯片、ISP SOC等)的前端架構(gòu)設(shè)計與模塊規(guī)劃;
2、主導(dǎo)從系統(tǒng)需求到RTL設(shè)計的全流程，包括模塊劃分、數(shù)據(jù)路徑規(guī)劃、接口定義、算子實現(xiàn)等;
3、與算法團隊緊密協(xié)作，負責(zé)算法向硬件架構(gòu)的落地與轉(zhuǎn)化，評估資源、時序、功耗等設(shè)計指標(biāo);
4、管理芯片前端設(shè)計團隊，并協(xié)調(diào)仿真驗證、FPGA原型驗證、物理設(shè)計等流程與資源;
5、 指導(dǎo)仿真工程師和FPGA工程師完成功能驗證、性能評估、邊界條件測試等關(guān)鍵任務(wù);
6、對接外部IC設(shè)計公司跟進量產(chǎn)流程；
7、持續(xù)優(yōu)化芯片系統(tǒng)架構(gòu)，提升圖像處理性能、功耗效率和接口兼容性。
任職要求：
1、10年以上芯片設(shè)計經(jīng)驗，至少做為主力或負責(zé)人參與過一款圖像處理類芯片(1SP、DVS、IPC、結(jié)構(gòu)光等圖像處理芯片)的架構(gòu)與設(shè)計;
2、熟悉圖像信號處理流程(ISP pipeline)、結(jié)構(gòu)光/編碼結(jié)構(gòu)光/線激光處理鏈路；
3、精通Verilog/SystemVerilog，熟悉RTL建模、時序分析、仿真驗證及綜合約束；
4、有實際芯片流片經(jīng)驗，熟悉ASIC全流程，具備與前端團隊協(xié)作經(jīng)驗；
5、熟悉圖像傳感器接口如 Sub-LVDS、MIPICSI/DSI、DVP，以及 DSP嵌入、SRAM調(diào)度、總線管理；
6、理解GiqE Vision協(xié)議、編碼結(jié)構(gòu)光(如格雷碼、相移編碼)、ISP流程者優(yōu)先；
7、有較強的系統(tǒng)級思維，能從SoC整體角度考慮功能、性能、功耗、面積平衡；
8、有良好的跨部門溝通能力，能協(xié)調(diào)算法、系統(tǒng)、仿真、驗證團隊，推動產(chǎn)品落地;
9、熟悉圖像處理、計算機視覺算法(如HDR、降噪、幾何矯正、深度重建等)者優(yōu)先。
【加分項】
1、有3D相機、深度視覺模塊、工業(yè)相機或安防圖像芯片開發(fā)經(jīng)驗；
2、熟悉FPGA原型平臺搭建(如Xilinx、IntelFPGA)與驗證流程；
3、有參與多顆芯片從規(guī)劃到量產(chǎn)的完整經(jīng)驗，或擔(dān)任過芯片項目的技術(shù)負責(zé)人；