中国僵尸片,亚洲欧美国产另类视频,亚洲精品无码人妻无码,亚洲有码转帖,亚洲欧美精品伊人久久,97精品依人久久久

更新于 2月18日

FPGA開發(fā)工程師

6000-8000元·14薪
  • 成都武侯區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

FPGAVerilog HDL
崗位職責: 1、 根據(jù)系統(tǒng)設(shè)計要求,參與FPGA器件選型、FPGA總體方案設(shè)計、詳細設(shè)計、RTL編碼、仿真驗證、板級調(diào)試; 2、 配合軟、硬件工程師完成設(shè)計任務(wù)和系統(tǒng)測試; 3、 協(xié)助現(xiàn)場應(yīng)用工程師分析和解決系統(tǒng)故障; 4、 負責整機邏輯設(shè)計與整機調(diào)試; 5、 參與編寫相關(guān)原理與設(shè)計文檔; 任職要求 1、 本科及以上學歷,微電子、通信等相關(guān)專業(yè); 2、 1年以上FPGA開發(fā)經(jīng)驗,熟悉FPGA開發(fā)流程; 3、 精通數(shù)字邏輯系統(tǒng)設(shè)計,精通Verilog/VHDL硬件描述語言,熟練掌握邏輯設(shè)計、仿真、時序優(yōu)化和調(diào)試; 4、 熟悉Xilinx/Altera主流FPGA器件特性,熟練使用各類EDA工具; 5、 熟練使用仿真工具,有較強的動手能力; 6、 精通Testbench的編寫,模塊與系統(tǒng)的時序仿真與測試驗證; 7、 有Xilinx/Altera器件應(yīng)用經(jīng)驗,熟悉JESD204B、AXI、DDR、Flash、Gigabit、PCIe、Rapid IO等接口時序; 8、 具備較強的學習能力、溝通能力和良好的團隊合作精神。

工作地點

成都武侯區(qū)高新智匯園1棟4樓

職位發(fā)布者

楊姣/人事經(jīng)理

昨日活躍
立即溝通
公司Logo成都領(lǐng)目科技有限公司
公司主頁